چکیده:
در این مقاله تاثیر سایزینگ مناسب ترانزیستورها و تغییرات ساخت بر روی پاسخ پله در اشمیت تریگرهای سه ارزشی رایج و نمونه پیشنهادی مبتنی بر CNTFET را بررسی کرده ایم. در پایان به این نتیجه رسیده ایم که شبیه سازی با HSPICE نشان می دهد نمونه پیشنهادی عملکرد بهتری از نمونه های رایج دارد. همچنین نتایج تحلیل مونت کارلو در شبیه ساز مداری HSPICE نشان می دهد، که گیت اشمیت تریگر پیشنهاد شده حتی بدترین مفروضات تغییرات فرآیند هم تاثیر زیادی بر عملکرد آن ندارد.
کلیدواژگان:
خلاصه ماشینی:
همچنین نتایج تحلیل مونت کارلو در شبیه ساز مداری HSPICE نشان می دهد، که گیت اشمیت تریگر پیشنهاد شده حتی بدترین مفروضات تغییرات فرآیند هم تاثیر زیادی بر عملکرد آن ندارد.
طراحی با منطق چند ارزشی به دلیل استفاده از سطوح منطقی بیشتر باعث سرعت بالاتر و چگالی سطح تراشه کمتر نسبت به منطق دودویی در طراحی مدارهای مجتمع دیجیتال مبتنی بر ترانزیستورهای سیلیکونی دارد.
شکل 1 یک مدار تست برای بررسی تغییرات گنجایش خروجی (FO) یا تلاش الکتریکی (h) گیت TNMIN دو-ورودی در نرم افزار HSPICE است.
TRAN) نرم افزار HSPICE تغییرات گنجایش خروجی (FO) یا تلاش الکتریکی (h) از 1 تا 6 و با گام 1 با استفاده از دستور زیر در نظر گرفته شده است.
/ شکل 1- یک مدار تست برای بررسی تغییرات گنجایش خروجی (FO) یا تلاش الکتریکی (h) گیت TNMIN دو ورودی در نرم افزار HSPICE.
پارامتر M در این شکل مربوط به تعداد زیرمدارها در نرم افزار HSPICE می باشد / شکل 2– تاخیر نرمالیزه شده (d) برای گیت STI و TNMIN دو-ورودی بر حسب گنجایش خروجی (FO) یا تلاش الکتریکی (h) 3- تغییر پذیری تغییر پذیری (PVT) یک مورد اجتناب ناپذیر برای رعایت حاشیه اطمینان در طراحی می باشد.
نتایج تحلیل مونت کارلو در شبیه ساز مداری HSPICE نشان می دهد، که گیت اشمیت تریگر پیشنهاد شده حتی بدترین مفروضات تغییرات فرآیند هم تاثیر زیادی بر عملکرد آن ندارد.
همچنین نتایج تحلیل مونت کارلو در شبیه ساز مداری HSPICE نشان میدهد، که گیت اشمیت تریگر پیشنهاد شده حتی بدترین مفروضات تغییرات فرآیند هم تاثیر زیادی بر عملکرد آن ندارد.